数字集成系统的结构化设计与高层次综合【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

数字集成系统的结构化设计与高层次综合PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 引言1

1.1 设计层次1

1.2 设计描述的文字表示及图形表示4

1.3 集成电路设计与综合8

1.4 从顶向下和从底向上的设计方式13

第2章 硬件的VHDL模型15

2.1 硬件描述语言和VHDL15

2.2 VHDL实体、结构体和进程15

2.3 延时19

2.4 延时与并发性22

2.5 顺序执行语句与并发执行语句24

2.6 仿真、仿真周期及仿真器中延时的实现25

2.7 硬件的行为描述和条件语句30

2.8 同步语句33

2.9 循环34

2.10 过程与函数36

第3章 基本逻辑单元的VHDL模型38

3.1 组合逻辑电路的造型39

3.1.1 逻辑门39

3.1.2 三态缓冲器40

3.1.3 多路选择器41

3.1.4 译码器42

3.1.5 编码器43

3.1.6 比较器43

3.1.7 移位器44

3.1.8 加法器45

3.1.9 乘法器46

3.1.10 算术逻辑单元(ALU)48

3.1.11 可编程逻辑阵列(PLA)56

3.2.1 触发器59

3.2 时序逻辑电路的造型59

3.2.2 锁存器62

3.2.3 计数器63

3.2.4 有限状态机64

3.3 存储器66

3.3.1 只读存储器(ROM)66

3.3.2 随机存取存储器(RAM)67

3.3.3 堆栈70

3.4 逻辑门级精度的模型71

3.5 VITAL规范77

3.5.2 VITAL的建模指导方针78

3.5.1 预定义的VITAL库78

3.6 多值逻辑83

第4章 系统级设计86

4.1 在行为域内构造硬件的行为模型86

4.1.1 进程模型图(PMG)87

4.1.2 实例1：并串转移电路88

4.1.3 实例2：移位乘法器的算法模型90

4.1.4 实例3：考虑时序关系的算法模型93

4.1.5 时序检查97

4.1.6 构造硬件的系统级VHDL模型的不同方式100

4.2 系统间互连的表示106

4.3 系统的算法模型115

4.3.1 简单四模块系统115

4.3.2 处理复位的其他方法125

4.3.3 时分复用126

4.4 系统级设计实例130

4.4.1 80C51概述130

4.4.2 系统状态的确定136

4.4.3 芯片体系的第一步划分137

4.4.4 芯片体系的第二步划分143

5.1 由算法模型向数据流模型的变换145

第5章 寄存器传输级设计145

5.2 控制单元设计149

5.3 超级精简指令集计算机URISC151

5.3.1 URISC处理器结构152

5.3.2 URISC处理器的控制154

5.3.3 URISC处理器的状态序列和指令周期154

5.3.4 URISC处理器的时序156

5.3.5 URISC系统157

5.3.6 在寄存器级设计URISC处理器158

5.3.7 URISC处理器中的微代码控制器161

5.3.8 URISC处理器的硬连接控制器163

5.4 80C51兼容微控制器的寄存器级设计165

5.4.1 时钟系统的设计165

5.4.2 寄存器的设计167

5.4.3 算术逻辑单元169

5.4.4 控制单元176

5.5 VHDL语言结构向硬件的映射185

5.5.1 VHDL类型185

5.5.2 VHDL对象189

5.5.3 初值191

5.5.4 运算符192

5.5.5 顺序语句195

5.5.6 并行语句200

5.5.7 优化约束206

5.5.8 设计实例207

第6章 多层次混合设计209

6.1 组合逻辑电路设计209

6.1.1 系统级的组合逻辑电路设计210

6.1.2 组合逻辑电路的行为域数据流式模型216

6.1.3 组合逻辑电路的门级结构域综合219

6.1.4 组合逻辑电路设计方法小结224

6.2 时序逻辑电路设计225

6.2.1 选择Moore状态机还是Mealy状态机226

6.2.2 构造状态表226

6.2.3 建立状态转换图226

6.2.4 状态转换表229

6.2.5 互补原则229

6.2.6 建立状态机的VHDL模型230

6.2.7 VHDL状态机模型的综合233

6.3.1 基本微代码控制单元BMCU236

6.3 微程序控制单元设计236

6.3.2 基本微代码控制单元BMCU的算法模型237

6.3.3 基本微代码控制单元的综合242

6.3.4 微代码控制单元的局限性252

6.3.5 微代码控制器设计时的其他条件选择方法253

6.3.6 选择ROM地址的多分支方法254

第7章 行为综合257

7.1 设计表示的中间格式258

7.1.1 数据流图258

7.1.2 控制流图259

7.1.3 控制数据流图260

7.2 行为综合的目标结构261

7.2.1 通用模型261

7.2.2 控制器模型263

7.2.3 数据路径模型264

7.3 行为综合流程266

7.4 行为综合的VHDL建模268

7.4.1 行为级与寄存器传输级建模的区别268

7.4.2 行为描述的进程271

7.4.3 定时和复位271

7.4.4 信号和变量274

7.4.5 I/O调度275

7.4.6 条件分支控制结构280

7.4.7 用流水线方式实现循环281

7.4.8 握手协议283

第8章 调度及分配285

8.1 算法综合的优点285

8.2 调度286

8.3 基于数据流图的调度技术287

8.3.1 无约束调度技术287

8.3.2 约束资源的调度技术289

8.3.3 约束时间的调度技术294

8.3.4 同时约束时间和资源的调度技术297

8.4 基于控制流图的调度技术299

8.4.1 调度路径299

8.4.2 成本函数301

8.4.3 AFAP调度301

8.4.4 动态环调度303

8.5 分配技术305

8.5.1 分配的基本问题305

8.5.2 迭代进行调度和分配306

8.5.3 Gantt表及器件的利用率308

8.5.4 Greedy分配法310

8.5.5 穷举搜索法310

8.5.6 左边算法311

8.5.7 为数据操作分配运算单元并分配互连路径313

8.6 根据分配图建立VHDL有限状态机模型317

第9章 VHDL在其他设计领域的应用320

9.1 VHDL在模拟/混合信号系统设计中的应用320

9.1.1 VHDL 1076.1的发展过程320

9.1.3 VHDL 1076.1语言321

9.1.2 有关VHDL 1076.1的基础知识321

9.1.4 使用VHDL 1076.1的实例329

9.2 VHDL在VLSI测试中的应用337

9.2.1 波形描述语言WAVES337

9.2.2 边界扫描描述语言343

9.3 性能模型350

9.3.1 Petri网350

9.3.2 用VHDL描述Petri网351

练习题354

参考文献393